(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平6-268506

(43) 公開日 平成 6年 (1994) 9 月 22日


(51) Int . C I .	5	識別記号	庁内整理番号	FI			技術表示箇所
нозк	19/0175		•				
	17/16		H 9184 — 5 J				
	17/687						
			8941 — 5 J		нозк	19/00 101 F	
			7436 — 5 J			17/687 . F	
, s ,	審査請求	未請求 話	5求項の数 4	.O L		· (全 6 頁)	
							
(21) 出願番号	特願平5-55644				(71) 出願人	000006013	<u>:</u>
						三菱電機株式会社	:
(22) 出願日	平成 5年(1993)3 月 16日					東京都千代田区丸の内二丁目2	番3号
			•		(72) 発明者	原田 尚	-
		•	•			兵庫県伊丹市瑞原4丁目1番地	三菱電機杉
	•					式会社北伊丹製作所内	
					(72) 発明者	廣瀬 進一	-
. •	-		e.			兵庫県伊丹市瑞原4丁目1番地	三菱電機材
						式会社北伊丹製作所内	
					(74) 代理人	弁理士 高田 守	
		-	• •				
				*			

(54)【発明の名称】外部出力パッファ

(57)【要約】

【目的】 低雑音出力モード又は高速出力モードの信号 を選択して回路外部へ出力する低消費電力の外部出力バ ッファを得る。

【構成】 トランジスタ3,6からなるC-MOS 回路を出 カ段に用い、これへの信号送出をトランジスタ1,2, 4,5で制御する。



20

【特許請求の範囲】

【請求項1】 出力対象の信号を、これに重畳する雑音信号のレベルを低減して回路外部へ出力する低雑音出力モードと、該低雑音出力モードによる信号よりも急峻なエッジを有する信号を回路外部へ出力する高速出力モードとを有する外部出力パッファにおいて、

前記出力対象の信号を外部へ出力するC-MOS 回路と、前記出力対象の信号の前記C-MOS 回路への送出の可否を制御するスイッチとを備えていることを特徴とする外部出力パッファ。

【請求項2】 出力対象の信号を、これに重畳する雑音信号のレベルを低減して回路外部へ出力する低雑音出力モードと、該低雑音出力モードによる信号よりも急峻なエッジを有する信号を回路外部へ出力する高速出力モードとを有する外部出力パッファにおいて、

一導電型のトランジスタ及び並列接続され、信号駆動率が相異なる複数の他導電型のトランジスタから構成され、一のトランジスタの選択的導通により前記出力対象の信号を外部へ出力するC-MOS 回路と、

- 前記出力対象の信号の前記C-MOS 回路への送出の可否を 制御するスイッチとを備えていることを特徴とする外部 出力パッファ。

【請求項3】 出力対象の信号を、これに重量する雑音信号のレベルを低減して回路外部へ出力する低雑音出力モードと、該低雑音出力モードによる信号よりも急峻なエッジを有する信号を回路外部へ出力する高速出力モードとを有する外部出力バッファにおいて、

夫々に並列に接続され、信号駆動率が相異なる各複数の一導電型のトランジスタ及び他導電型のトランジスタから構成され、一のトランジスタの選択的導通により前記出力対象の信号を外部へ出力するC-MOS 回路を備えていることを特徴とする外部出力パッファ。

【請求項4】 複数の電源から所要の電源を選択して前記C-MOS 回路へ与える電源選択回路を備える請求項2記載の外部出力パッファ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は2値信号を回路外部へ出 カする外部出力バッファに関する。

[0002]

【従来の技術】図4は従来の外部出力バッファを示す回路図である。図において41は図示しない回路で生成された出力対象の2値信号が入力される端子である。端子41に入力される信号の外部出力の可否を制御するイネーブル信号は端子42に入力される。端子41、42の信号はNANDゲート43に入力され、NANDゲート43より出力された信号は、抵抗45と低雑音出力モード又は高速出力モードの選択をするスイッチ44の並列回路に入力され、その並列回路の出力はPチャネルトランジスタ46のゲートへ入力される。トランジスタ46のドレインは回路の電源電圧Vcc

に接続され、トランジスタ46のソースは限流抵抗47を介して回路の電源電圧 V_{ss}に接続されている。このソースと限流抵抗27との接続点を外部出力端子12としている。【0003】次に図4の回路図の動作を説明する。端子42に入力されたイネーブル信号が■0″である場合には端子41に入力される信号が■0″、■1″のいずれであるかに拘らずNANDゲート43より出力される信号は■1″である。従ってトランジスタ46のゲートは■1″となり、

10 トランジスタ46はオフとなる。この結果、端子41の信号 は外部出力端子48へ出力されない。

【0004】端子42に入力されるイネーブル信号が "1"である場合には端子41に入力される信号が ■0" (又は ■1")であるときNANDゲート43の出力は ■ 1"(又は ■0")となる。従ってトランジスタ46のゲートは ■1"(又は ■0")となるのでトランジスタ46はオフ(又はオン)となる。この結果外部出力端子48は端子48に入力された信号とおなじ ■0"(又は ■1")を示すので、端子41に入力された信号 ■0"(又は ■1")は外部出力端子48へ送出されることになる。

【0005】次に低雑音出カモード及び高速出力モードの説明をする。図5,6は夫々低雑音出カモード、高速出力モードの立上り波形図であり、横軸は時間(秒)を、縦軸は外部出力端子48における電圧を示す。スイッチ44がオフである場合にはNANDゲート43から出力される信号 ■0″は信号遅延手段として抵抗45を通りトランジスタ46のゲートに入力されるのでトランジスタ46はオンとなり、従って図5に示すようにゆるやかな立上り波形を示す。このときNANDゲート43から出力される信号 ■0″に重量される雑音信号は抵抗45及び抵抗47により分圧されて外部出力端子48へ出力されるので、雑音信号は低減されることになる。これが低雑音出力モードの動作である。

【0006】一方、スイッチ45がオンである場合にはNANDゲート43から出力された信号 ■0″は抵抗45を通らずスイッチ44を通りトランジスタ46のゲートに入力されるのでトランジスタ46はオンとなり、従って図6に示すように急峻な傾斜を有する立上り波形が得られる。

40 [0007]

【発明が解決しようとする課題】従来の外部出力バッファは、トランジスタ46をオンにした場合には限流抵抗47に電流が流れ、その結果として限流抵抗47による電力消費が生ずる、という問題点がある。さらに従来の外部出力バッファはトランジスタ46が動作することができる電圧が制限されている。従って液晶表示制御回路、プリンタ駆動制御回路の如き同一の電源電圧により動作させ得ない装置を駆動せしめる場合にはそれらの装置と同一の電源で動作する外部出力バッファを複数用意しておかなければならない、という問題点がある。

50

10

【〇〇〇8】本発明は前記問題点に鑑みなされたものであり、出力段にC-MOS 回路を設けることにより限流抵抗が不要となり、これによる電力消費を削減する外部出力バッファの提供を目的とする。さらにC-MOS 回路に複数の電源から所要の電源を選択して与える回路を設けることによ複数の電源に対応して動作する複数の装置を複数の電源電圧を用いて駆動せしめることができる外部出力バッファの提供を目的とする。

[0009]

【課題を解決するための手段】第1の発明に係る外部出力パッファは、出力対象の信号を外部へ出力するC-MOS 回路と、前記出力対象の信号の前記C-MOS 回路への送出の可否を制御するスイッチとを備えている。第2の発明に係る外部出力パッファは、C-MOS 回路を一導電型のトランジスタ及び並列接続され、信号駆動率が相異なる2個の他導電型のトランジスタから構成している。第3の発明に係る外部出力パッファは、C-MOS 回路を夫々に並列に接続され、信号駆動率が相異なる各複数の一導電型のトランジスタから構成している。第4の発明では第2、第3発明のC-MOS 回路へ複数の電源から所要の電源を選択して与えるようになしてある。

[0010]

【作用】第1の発明にあっては、出力対象の信号をC-WOS回路を用いて外部へ出力するので出力段の限流抵抗による電力消費を削減することができる。第2、3の発明にあっては、導通されたトランジスタの信号駆動率に従って高速出力モード又は低雑音出力モードとなる。第4の発明にあっては選択した電圧を出力信号を受ける回路側へ与えることができる。

【実施例】以下、本発明をその実施例を示す図面に基づ

[0011]

いて具体的に説明する。図1は、本発明の外部出力バッ ファの一実施例を示す回路図である。図において、17は 図示しない回路で生成された出力対象の2値信号を入力 する端子であり、Nチャネルのトランジスタ1、4の各 ソースに接続されている。11,12 は信号■0"、 ■1" を各入力する端子であり、Pチャネルのトランジスタ 2. 5の各ソースに接続されている。端子18はトランジ スタ1, 2, 4及び5の各ゲートに接続され、端子18か ら入力される前記出力対象となる2値信号の送出の可否 を制御するイネーブル信号により各トランジスタ 1, 2, 4, 5をオン又はオフする。トランジスタ1, 2 (又は4,5)の各ドレインは抵抗7、スイッチ9(又 は抵抗8、スイッチ10)の並列回路の一端に接続され、 該並列回路の他端はNチャネルのトランジスタ3 (又は Pチャネルのトランジスタ6) のゲートに接続されてい る。トランジスタ3,6はC-MOS 回路を構成し、トラン ジスタ3, 6のドレインは共に外部出力端子13に接続さ れている。トランジスタ3,6の各ソースには電源電圧

Vcc, Vssが与えられている。

スタ2,5はオフとなる。この状態において端子17の2値信号が ■0 " から ■1"(又は ■1" から ■0") に変化するときは、トランジスタ3はオフからオン (又はオンからオフ)、トランジスタ6はオンからオフ (又はオフからオン)となる。従って外部出力端子12に出力される出力対象となる2値信号は ■0" から ■1"(又は ■1" から ■0")への立上り(又は立下り)波形を示す。この場合、連動操作されるスイッチ9,10がオンの状態であるときには高速出力モードに相当し、外部出力端子12から急峻なエッジを有する立上り(又は立下り)波形が出力され、スイッチ9,10がオフの状態であるときには抵抗7(又は8)の存在により低雑音出力モードに相当し、外部出力端子12から緩やかなエッジ

【〇〇12】次に図1に示す回路の動作を説明する。端

子18から入力されるイネーブル信号が ■1″である

場合には、トランジスタ1,4はオンとなり、トランジ

【0013】端子18のイネーブル信号が ■0 ″ である 20 場合には、トランジスタ1,4は共にオフとなり、トランジスタ2,5は共にオンとなるので、トランジスタ3,6の各ゲートは ■0 ″、 "1 "となり、その結果トランジスタ3,6は共にオフとなる。従って外部出力端子12はハイインピーダンス状態を示す。

を有する立上り(又は立下り)波形が出力される。

【〇〇14】以上説明したように端子17に入力される出力対象となる2値信号は、トランジスタ3,6から構成されるC-MOS 回路により回路外部へ出力されるので限流抵抗は不要であり、従って限流抵抗による電力消費は生じない。なお、トランジスタ1,2,4,5に替えてPチャネルトランジスタ及びNチャネルトランジスタを対にしたC-MOS トランスミッションゲートを用いてもよい。

【 O O 1 5 】図2は、本発明の外部出力バッファの他の 実施例を示す回路図である。端子114 は N チャネルのト ランジスタ101,104 及び107 の各ソースに接続され、CM 0%しない回路で生成された出力対象となる2値信号を入 力するものである。端子115はP チャネルのトランジス タ102 のソースに接続され、信号"O"を該ソースに与 えるものである。端子113 はトランジスタ101,102 の各 ゲートに接続され、出力対象信号の送出の可否を制御す るイネーブル信号 ("1"で出力可)を前配各ゲートに 与えるものである。

【0016】端子117 はPチャネルのトランジスタ105, 108 の各ソースに接続され、信号"1"を前配各ソースに与えるものである。端子116(又は118)はトランジスタ104,105(又は107,108)の各ゲートに接続され、前述したところと同様のイネーブル信号を前配各ゲートに与えるものである。トランジスタ101,102 の各ドレインは共に抵抗120、スイッチ121 の並列回路の一端に接続され、

50 該並列回路の他端はNチャネルのトランジスタ103 のゲ

ートに接続されている。トランジスタ104,105(又は107, 108)の各ドレインは共にPチャネルのトランジスタ106 (又は109)のゲートに接続され、トランジスタ103,106 (又は109)でC-MOS 回路を構成している。トランジスタ1 09 の信号駆動率はトランジスタ106 の信号駆動率より も低い。

【0017】前記トランジスタ106(又は109)のソースに 電源電圧V_{ss}(又はV_{sL})が供給されている。Pチャネ ルのトランジスタ110 及びNチャネルのトランジスタ11 1 の各ソースには電源電圧 V_{cc} 及び V_{sh} が夫々供給され ている。端子112 はトランジスタ110,111 の各ゲートに 接続され、この実施例ではスイッチ121 がオン (又はオ フ) のときにはトランジスタ103 のソースに V_{cc} (又は V_{SH}) を与えるように制御信号"1"(又は"O")を 入力するものとする。トランジスダ110,111 のドレイン は共にトランジスタ103 のソースと他の装置 (図示せ ず)とに接続され、V_{CC}又はV_{SH}が前記C-MOS 回路及び 他の装置に供給される。トランジスタ103,106 及び109 のドレインは共に外部出力端子122 に接続されている。 - 【0018】次に図2に示す回路の動作の説明をする。 トランジスタ106,109 の信号駆動率は相異なり、トラン ジスタ106 の方が高いので、その導通による信号出力で は立上り、立下りの急峻な高速出力モードの波形とな る。逆にトランジスタ109 の導通による信号出力は立上 り、立下りの緩やかな、従って雑音が抑制された低雑音 出力モードの波形となる。従って高速出力モード、低雑 音出力モードの夫々に対応して端子116,118 のイネーブ ル信号を夫々"1"とする。

【0019】一方スイッチ121のオン、オフは夫々高速 出力モード、低雑音出力モードに相当し、この実施例で はスイッチ121 のオン/オフと端子112 へ与える信号の "1"/"0"とが連動する。従って高速出力モードで は出力信号の"1"/"0"はV_{cc}/V_{ss}となり、低雑 音出カモードでは出力信号の "1 " / "0 " は V s H / V _{SL}となる。

【0020】以下より詳細に説明する。スイッチ121 を オンとし、端子113,116 の各イネーブル信号を"1"と し、端子118 のイネーブル信号を"O"とした状態の場 合 (高速出力モード) にはトランジスタ101,104 及び10 8 がオンとなり、またトランジスタ102,105 及び107 が オフとなる。この状態において端子114の出力対象の2 値信号が"O"から"1" (又は"1"から"O") に 変化するとき、トランジスタ103 はオフからオン (又は オンからオフ)、トランジスタ106 はオンからオフ(又 はオフからオン)となる。トランジスタ109 はオフのま

【0021】従って外部出力端子122に出力される2値 信号は"O"から"1" (又は"1"から"O") の急 峻なエッジを有する立上り (又は立下り) 波形を示す。 この場合端子112 の制御信号が"1"となるのでトラン

ジスタ111 がオン、トランジスタ110 がオフとなり、そ の結果トランジスタ103 のソースに電源電圧 V_{cc} が供給 される。従って外部出力バッファはこれに接続される他 の装置に電源電圧Vccを供給し、さらに外部出力端子12 2 は電圧V_{cc}の信号"1"を示す。"0"はトランジス タ106 のオンによりV_{ss}である。

【0022】次にスイッチ112をオフとし、端子113,11 8 の各イネーブル信号を"1"とし、端子116 のイネー ブル信号を"O"とした状態の場合(低雑音出力モー 10 ド)にはトランジスタ101,105 及び107 がオンとなり、 またトランジスタ102,104 及び108 がオフとなる。この 状態において出力対象の2値信号が"O"から"1" (又は"1"から"O") に変化するとき、トランジス タ103 はオフからオン (又はオンからオフ) 、トランジ スタ109 はオンからオフ (又はオフからオン) となる。 トランジスタ106 はオフのままである。

【0023】従って外部出力端子122に出力される2値 信号は"O"から"1" (又は"1"から"O") の緩 やかなエッジを有する立上り(又は立下り)波形を示 20 す。この場合、スイッチ121 がオンの場合には高速出力 モードに相当し、外部出力端子122 から急峻なエッジを 有する立上り波形が出力される。この場合、端子112 の 制御信号が"O"であるのでトランジスタ110 がオン、 トランジスタ111 がオフとなり、トランジスタ103 のソ ースにはVsHが与えられる。従って他の装置へ供給する 電源電圧又は"1"の電圧はV_{SH}となる。またトランジ スタ109 のオンにより"O"の電圧はVs,となる。

【0024】出力端子113,116,118 のイネーブル信号が 共に"O"である場合には、トランジスタ101,104,107 30 は共にオフとなり、トランジスタ102,105,108 は共にオ ンとなるので、トランジスタ103,106,109 の各ゲートは 各"O"、"1"、"1"となり、その結果トランジス タ103,106,109 は共にオフとなる。従って、外部出力端 子122 はハイインピーダンス状態を示す。

【0025】以上説明したように本実施例の外部出カバ ッファは、出力段にC-MOS 回路を設けることにより出力 段の限流抵抗による電力消費を削減することができる。 また上述の実施例のようにトランジスタ110,111 からな る電源選択回路を設けることにより出力対象の2値信号 40 を複数種類の異なる電源電圧に対応する2値信号として 回路外部へ出力することができる。なお上述の実施例で はモード選択用のスイッチ121 のオン, オフに連動して 電源電圧 V_{cc} , V_{sH} を選択するように構成したが、モー ド選択と電圧選択とを独立させることも可能である。 【0026】また前述の実施例では2種類の電源電圧よ り所要の電源を選択するものとしたが、3 種類以上の電 源電圧より所要の電源を選択するように構成してもよ い。またC-WOS 回路の並列トランジスタの数は3個以上 であってもよい。更にトランジスタ110.111 など入力側 50 のトランジスタはC-MOS トランスミッションゲートに代


替可能である。

【 O O 2 7 】図3は、本発明の外部出力バッファの更に他の実施例を示す回路図である。この実施例はC-MOS 回路のNチャネル側も選択的に導通させる2つのトランジスタを並列接続した構成としたものである。出力対象の2値信号を与える端子218 はNチャネルトランジスタ201,204,104,107 のソースに接続されている。トランジスタ201,204 のドレインはNチャネルトランジスタ203,206 のゲートに接続されている。信号駆動率はトランジスタ203 が高く、トランジスタ206 が低い。信号"O"が与えられる端子219 はPチャネルトランジスタ202,205のソースに接続され、これらのトランジスタのドレインは夫々トランジスタ203,206 のケーブルに接続されている。

【0028】各別のイネーブル信号が与えられる端子217及び220はトランジスタ201、202のゲート及びトランジスタ204、205のゲートに夫々接続されている。各ソースが夫々電圧Vcc、VsHに連なるトランジスタ111,110のドレインは一括してトランジスタ203,206のソースに接続されている。トランジスタ203,206のドレインはPチャネルトランジスタ106,109のドレインと一括されて出力端子122と接続されている。

【0029】その他の構成は図2に示す実施例と同様であるので同符号を付して説明を省略する。この実施例においては高速出力モードとする場合には信号駆動率が高いトランジスタ203,106の組合せを選択すべく端子217,116のイネーブル信号を"1"とし、端子220,118のイネーブル信号を"0"とする。低雑音出力モードとする場合には逆に信号駆動率が低いトランジスタ206,109の組合せを選択すべく端子220,118のイネーブル信号を"1"とし、端子217,116のイネーブル信号を"0"とする。Pチャネルトランジスタ側の電圧、即ち出力信号"0"の電圧は高速出力モード時にはV_{SS}、低雑音出力モード時にはV_{SI}となる。

【図1】



【0030】一方Nチャネルトランジスタ側の電圧、即ち出力信号"1"の電圧はトランジスタ203,206 の選択、つまりモード選択とは独立して端子112 の制御信号を"1"、"0"にすることでV_{CC}、V_{SH}を随意に選択できる。なお端子217,220,116,118 のイネーブル信号を総て"0"とする場合はハイインピーダンス状態が得られることは言うまでもない。なおこの実施例においてもC-MCS 回路のPチャネル側、Nチャネル側のトランジスタ数を各3個以上としてもよいことは勿論である。また、トランジスタ110 いりなど3 + MOOL エンジスタ110 いりにないません

10 た、トランジスタ110,111 など入力側のトランジスタは C-MOS トランスミッションゲートに代替可能である。

[0031]

【発明の効果】以上説明したように本発明の外部出力バッファは、出力段にC-MOS 回路を設けることにより限流抵抗による電力消費を削減することができ、さらに電源選択回路を設けることによりC-MOS 回路から複数種類の異なる電源電圧に対応する信号を回路外部へ出力するので複数の電源電圧に対応して動作する複数の装置を駆動せしめることができる。

20 【図面の簡単な説明】

【図1】本発明の外部出力パッファを示す回路図である。

【図2】本発明の外部出力バッファの他の実施例を示す 回路図である。

【図3】本発明の外部出力バッファの更に他の実施例を 示す回路図である

【図4】従来の外部出力バッファを示す回路図である。

【図5】低雑音出力モードの立上り波形図である。

【図6】高速出力モードの立上り波形図である。

30 【符号の説明】

1~6 トランジスタ

101 ~111 トランジスタ

201 ~206 トランジスタ

【図4】

